シグナルチェーンICが精密測定機器にとって重要な理由
Meta: シグナルチェーンICは精密測定機器の基盤を形成します。本ガイドでは、ADC/DACの選定、ノイズ管理、信号調整、および調達戦略について解説します。
はじめに
精密測定機器は、そのシグナルチェーン（センサー入力からデジタル表現、制御出力までの完全な経路）の完全性に依存しています。シグナルチェーンICが精密測定機器にとって重要な理由は、あらゆる変換段階で信号の忠実性を維持する役割にあります。シグナルチェーンにおける1マイクロボルトのノイズ、1度の熱ドリフト、1ナノ秒のタイミングジッターが測定精度を直接劣化させることを考えれば、シグナルチェーンICが精密測定機器にとって重要な理由は明らかです。産業用プロセス制御や医療診断機器から試験測定機器に至るまで、シグナルチェーン部品（A/D変換器（ADC）、D/A変換器（DAC）、オペアンプ、電圧リファレンス、マルチプレクサ）の品質がシステム全体の基本的な性能限界を決定します。本詳細ガイドでは、高性能シグナルチェーンを構築するためのアーキテクチャ、選定基準、ノイズ管理戦略、および調達の考慮事項について解説します。
シグナルチェーンアーキテクチャ：センサーからデータへ
完全なシグナルチェーンは、物理量（温度、圧力、加速度、電圧、電流）を、プロセッサが分析、表示、またはアクションを実行できるデジタル値に変換します。チェーン内の各段階は、最終的な測定不確かさに向けて蓄積される潜在的な誤差要因を導入します。
シグナルチェーンブロック図
センサー → 信号調整（アンプ／フィルタ） → ADC → デジタル処理 → DAC → アクチュエータ／出力主要構成ブロックとその誤差寄与
| シグナルチェーンブロック | 機能 | 典型的な誤差要因 | 精度への影響 |
|---|---|---|---|
| センサー | 物理量を電気信号に変換 | 感度許容差、非直線性、ドリフト | ベースライン精度（全誤差の1～10％） |
| 計装アンプ | 微小な差動信号を増幅 | 入力オフセット電圧、CMRR、ノイズ密度 | 低レベル信号における全誤差の10～30％ |
| アンチエイリアシングフィルタ | ADC前の帯域外ノイズを除去 | 通過帯域リップル、位相歪み | 全誤差の1～5％ |
| 電圧リファレンス | ADC/DACに安定したリファレンスを提供 | 初期精度、温度ドリフト、長期安定性 | 高分解能システムにおける全誤差の20～40％ |
| ADC | アナログをデジタルに変換 | 量子化ノイズ、DNL/INL、欠落コード | 全誤差の20～50％ |
| DAC | デジタルをアナログに変換（制御システム） | セトリングタイム、グリッチエネルギー、DNL/INL | 全誤差の15～35％ |
| 出力ドライバ | DAC出力を外部負荷用にバッファリング | 負荷レギュレーション、歪み | 全誤差の5～15％ |
HDShiを通じた信頼できるシグナルチェーン部品調達パートナーは、精密アプリケーション向けに、完全なトレーサビリティと独立ラボテストを備えた検証済みのADC、DAC、アンプ、およびリファレンスを提供します。
ADC選定：シグナルチェーンの心臓部
A/D変換器は、通常、精密測定シグナルチェーンにおいて最も重要で最も高価な部品です。ADCの選定は、システムの基本分解能、サンプリングレート、およびダイナミックレンジ能力を定義します。
ADCアーキテクチャ比較
| アーキテクチャ | 分解能 | サンプルレート | 消費電力 | 主な強み | 最適なアプリケーション |
|---|---|---|---|---|---|
| シグマデルタ（Σ-Δ） | 16～32ビット | 最大10MSPS | 低～中 | 優れたDC精度、高分解能 | 精密測定、オーディオ、重量計 |
| 逐次比較（SAR） | 8～18ビット | 最大10MSPS | 低 | 速度と分解能の良好なバランス | データ収集、モータ制御、産業用I/O |
| パイプライン | 8～16ビット | 10MSPS～1GSPS | 高 | 非常に高いサンプルレート | レーダー、通信、オシロスコープ |
| フラッシュ | 6～8ビット | >1GSPS | 非常に高 | 非常に高速 | 高速データキャプチャ、コンパレータ |
| 積分型／デュアルスロープ | 16～24ビット | 最大100SPS | 低 | 優れたノイズ除去 | デジタルマルチメータ、温度測定 |
精密アプリケーションにおける主要ADC仕様
実効ビット数（ENOB）： 生の分解能はADCのビット数（例：24ビットΣ-Δ）で指定されます。しかし、ノイズを考慮した実効分解能がENOBです。ENOBが19ビットの24ビットADCは、19ビット分の使用可能なダイナミックレンジしか提供しません。常に生の分解能ではなく、アプリケーションのENOBを指定してください。
信号対ノイズ比（SNR）： SNRは、フルスケール信号電力と全ノイズ電力の比率を測定します。精密アプリケーションでは、16ビットシステムでSNR>90dB、24ビットシステムで>110dBを目指します。SNRは分解能に正比例し、6.02dBのSNR改善ごとに1ビットの追加ENOBに相当します。
全高調波歪み（THD）： THDは、高調波歪み成分と基本周波数の比率を測定します。精密測定アプリケーションでは、正確なAC信号分析のためにTHD<−100dBが必要です。
スプリアスフリーダイナミックレンジ（SFDR）： SFDRは、基本信号振幅と最大の非基本スプリアス成分との比率です。スプリアスがより小さな信号をマスクする可能性があるマルチトーン測定システムでは重要です。
微分非直線性（DNL）： DNLは、各ADCコード幅の理想的な1LSBステップからの偏差を測定します。DNL<±0.5LSBは単調性を保証し、欠落コードがないことを意味します。DNL誤差は測定の直線性に直接影響します。
積分非直線性（INL）： INLは、ADCの伝達関数の理想的な直線からの偏差を測定します。精密ADCではINLは通常±1～4LSBです。高精度測定では、全温度範囲でINL<±2LSBのADCを選択します。
ADC選定決定マトリックス
| アプリケーション要件 | 推奨ADCタイプ | 最低仕様 | 代表的な部品ファミリ |
|---|---|---|---|
| DC精密（重量計、圧力） | Σ-Δ ADC | 24ビット、ENOB>20ビット、INL<±2LSB | TI ADS1261、ADI AD7190 |
| 低速マルチチャンネル（温度監視） | MUX付きΣ-Δ ADC | 16～24ビット、チャンネルあたり最大100SPS | TI ADS124S08、ADI AD7124 |
| 中速データ収集（振動分析） | SAR ADC | 16ビット、500kSPS～2MSPS、SNR>90dB | TI ADS8860、ADI AD7616 |
| 高速（超音波、レーダー） | パイプラインADC | 12～14ビット、>50MSPS、SFDR>80dB | ADI AD9680、TI ADC12DJ3200 |
| バッテリ駆動ポータブル | 低電力SARまたはΣ-Δ | 総消費電力<1mW、100～500kSPS | TI ADS7042、ADI AD7091R-2 |
| オーディオ／音響 | オーディオΣ-Δ ADC | 24ビット、SNR>110dB、THD<−100dB | AKM AK5558、TI PCM1864 |
電圧リファレンス：精度を司る縁の下の力持ち
電圧リファレンスは、シグナルチェーン設計において最も見落とされがちな部品ですが、ADCの絶対精度を直接決定します。50ppm/℃でドリフトする電圧リファレンスを備えた24ビットADCは、10℃の温度変化後には、1ppm/℃のリファレンスを備えた16ビットADCよりも絶対精度が低くなります。
電圧リファレンスの種類
| リファレンスタイプ | 初期精度 | 温度ドリフト | 長期安定性 | ノイズ（0.1～10Hz） | コスト（1ku） |
|---|---|---|---|---|---|
| 標準ツェナー | ±1～5％ | 50～100ppm/℃ | 50～100ppm/√kHr | 10～50µVpp | 0.30～1.00ドル |
| バンドギャップ | ±0.05～1％ | 5～50ppm/℃ | 10～50ppm/√kHr | 5～20µVpp | 0.50～3.00ドル |
| 埋め込みツェナー | ±0.01～0.1％ | 1～10ppm/℃ | 3～10ppm/√kHr | 1～8µVpp | 3.00～15.00ドル |
| XFET | ±0.02～0.1％ | 2～8ppm/℃ | 5～20ppm/√kHr | 2～10µVpp | 2.00～8.00ドル |
| チョッパー安定化 | ±0.02～0.1％ | 0.5～3ppm/℃ | 2～5ppm/√kHr | 0.5～3µVpp | 5.00～20.00ドル |
電圧リファレンスが重要な理由: 5Vのリファレンス電圧を持つ24ビットADCの場合、1LSB = 5V / 2^24 = 298nVです。10ppm/℃のリファレンスドリフトは、1℃あたり50µVの誤差を引き起こします — これは168LSBの誤差に相当します。つまり、安定したリファレンスがなければ、変動する温度環境における24ビットADCの実効分解能はわずか16～18ビットになる可能性があります。
電圧リファレンス選択ルール
- 0℃～+70℃で動作するシステム：ドリフト<10ppm/℃を指定（バンドギャップリファレンス）
- −40℃～+85℃（産業用）で動作するシステム：ドリフト<3ppm/℃を指定（埋め込みツェナーまたはチョッパー）
- 10µV未満の総ドリフト誤差が必要なシステム：アクティブ温度補償付きでドリフト<1ppm/℃を指定
- リファレンス出力ノイズをADCのノイズフロアに常に一致させる — 10µVppのノイズを持つリファレンスは、24ビットADCを約19ビットENOBに制限する
信号調整のためのオペアンプ選定
オペアンプはアナログ信号調整の主力です。センサー信号をバッファリングし、ゲインを提供し、ノイズをフィルタリングし、ADC入力を駆動します。オペアンプの選定ミスは、シグナルチェーン性能劣化の最も一般的な原因です。
アプリケーション別オペアンプ仕様の優先順位
| アプリケーション | 優先順位1 | 優先順位2 | 優先順位3 | 優先順位4 |
|---|---|---|---|---|
| 精密DC測定 | 低VOS（<10µV） | 低ドリフト（<0.1µV/℃） | 低ノイズ（<10nV/√Hz） | 高CMRR（>120dB） |
| 高速データ収集 | 高GBW（>100MHz） | 高速セトリング（<100ns） | 低歪み（<−100dB） | 低ノイズ |
| 低消費電力／バッテリ | 低IQ（<1µA） | 低電圧動作 | レールツーレールI/O | 中程度の速度 |
| 高温産業用 | 広い温度範囲（−40/+125℃） | 高電圧（>30V） | 堅牢なESD保護 | 温度全体での低ドリフト |
| センサーインターフェース（ひずみゲージ） | 非常に低いVOS（<5µV） | チョッパー安定化アーキテクチャ | 低1/fノイズ | 高CMRR |
| オーディオ／マイク | 低ノイズ（<3nV/√Hz） | 低THD（<−110dB） | 高スルーレート | 広い帯域幅 |
シグナルチェーン設計における一般的なオペアンプの落とし穴
落とし穴1：隠れた入力バイアス電流誤差。 CMOSオペアンプの標準的なバイアス電流は室温で1～10pAですが、10℃ごとに倍増し、+125℃では100pA以上に達します。高インピーダンスセンサー（10MΩ以上）の場合、高温時に許容できない電圧誤差が発生します。高温精密アプリケーションでは、JFETまたはCMOS入力オペアンプを慎重に選択してください。
落とし穴2：出力スイングの制限。 レールツーレール出力オペアンプは、中程度の負荷を駆動する場合、電源レールから10～100mV以内までスイングできません。これにより、実効ADC入力範囲が10～20mV減少し、5Vシステムでは1～2ビットのダイナミックレンジ損失に相当します。リファレンスバッファリングアーキテクチャを使用するか、ADCをオーバーサンプリングして補償します。
落とし穴3：高ゲイン構成でのノイズゲインピーキング。 高い閉ループゲイン（G>100）では、ゲイン帯域幅積とフィードバックネットワークの寄生成分の相互作用により、アンプの周波数応答にピーキングが生じる可能性があります。このピーキングは高周波ノイズを大幅に増幅します。高ゲイン構成では常に閉ループ周波数応答をシミュレートし、フィードバックコンデンサを追加して帯域幅を制御してください。
アンチエイリアシングフィルタ設計
アンチエイリアシングフィルタ（AAF）は、高周波ノイズと帯域外信号がADCの測定帯域幅に折り返されるのを防ぎます。これは、より低い周波数で偽の信号を生成するエイリアシングと呼ばれる現象です。
AAF次数と性能のトレードオフ
| フィルタ次数 | 減衰率 | 部品数 | 通過帯域リップル | 群遅延 | 推奨用途 |
|---|---|---|---|---|---|
| 1次（RC） | 6dB/オクターブ | 2部品 | なし | 低 | オーバーサンプリングΣ-Δ ADC、DC測定 |
| 2次（Sallen-Key） | 12dB/オクターブ | 5～6部品 | 最小（バターワース） | 中程度 | 汎用データ収集 |
| 4次 | 24dB/オクターブ | 10～12部品 | 中程度（バターワース） | 高い | 高速SAR ADC（>1MSPS） |
| 6～8次 | 36～48dB/オクターブ | 15～20部品 | 顕著 | 最も高い | 高性能パイプラインADC |
設計の経験則: AAFのコーナー周波数は、最大信号周波数の少なくとも2～5倍以上、かつADCのナイキスト周波数（サンプリングレートの半分）の少なくとも3倍以下に設定します。100kSPSのSAR ADCで最大10kHzの信号を測定する場合、信号を減衰させずに適切なアンチエイリアシングを提供するために、AAFのコーナーを20～30kHzに設定します。
シグナルチェーンノイズバジェッティング
体系的なノイズバジェットにより、各コンポーネントのノイズ寄与が総測定誤差バジェット内で割り当てられ、管理されることを保証します。
ノイズバジェットワークシート
| コンポーネント | ノイズ密度 | 帯域幅 | RMSノイズ | 寄与率 |
|---|---|---|---|---|
| センサー（ジョンソンノイズ） | 100Ωで4nV/√Hz | 10kHz | 0.4µV | 2％ |
| 計装アンプ | 8nV/√Hz | 10kHz | 0.8µV | 8％ |
| アンチエイリアシングフィルタ | 抵抗の熱ノイズ | 20kHz | 0.3µV | 1％ |
| 電圧リファレンス | 3µVpp（0.1～10Hz） | DC | 0.5µV | 3％ |
| ADC量子化ノイズ | （LSB/√12）= 16ビットで5.6µV | DC～5kHz | 5.6µV | 56％ |
| 電源結合 | 50/60Hzで推定10µV | 50～60Hz | 7µV | 22％ |
| PCB／寄生ノイズ | 推定 | 10kHz | 2µV | 8％ |
| 合計（RSS） | — | — | 9.4µV | 100％ |
ノイズバジェッティングが重要な理由: 二乗和平方根（RSS）総ノイズがシステムの実用的な分解能を決定します。±10Vの入力範囲の場合、9.4µVの総ノイズは約20.7実効ビットに相当します。22ビットの分解能が必要なアプリケーションの場合、システムは支配的なノイズ源（通常はADC量子化ノイズ（18ビットまたは20ビットADCにアップグレード）と電源結合（ポストレギュレーションフィルタリングを追加））を低減する必要があります。
シグナルチェーン部品の実践的な調達戦略
シグナルチェーン部品に特別な調達注意が必要な理由
精密シグナルチェーン部品は、汎用電子部品よりも厳しいパラメトリック仕様と高い品質要件を持っています。模倣品や代替品のシグナルチェーンICは、完全な障害を引き起こすことなくシステム性能を50～80％低下させる可能性があり、機能テスト中の検出が困難です。
部品タイプ別の検証要件
| 部品 | クリティカルパラメータ | 検証方法 | 検証コスト |
|---|---|---|---|
| 精密ADC（16ビット以上） | ENOB、INL、DNL、SNR | 精密ソースによる完全パラメトリックテスト | 1ユニットあたり5～20ドル |
| 精密DAC（16ビット以上） | INL、DNL、セトリングタイム、グリッチエネルギー | 精密測定によるパラメトリックテスト | 1ユニットあたり5～15ドル |
| 電圧リファレンス | 初期精度、ドリフト、ノイズ | 温度チャンバー＋ノイズ測定 | 1ユニットあたり3～10ドル |
| 精密オペアンプ | VOS、ドリフト、CMRR、ノイズ | DC＋ACパラメトリックテスト | 1ユニットあたり2～5ドル |
| 計装アンプ | ゲイン誤差、CMRR、同相モード範囲 | 同相モード変動による精密測定 | 1ユニットあたり3～8ドル |
プロのシグナルチェーンおよびアナログ部品調達チームは、文書化されたテスト結果を持つ検証済みの精密ICを提供し、各部品が製造ラインに届く前にメーカー仕様を満たしていることを確認します。
シグナルチェーン設計ケーススタディ：産業用温度測定
背景: プロセス制御メーカーが、化学リアクター監視用の高精度温度測定モジュールを設計する必要がありました。要件：周囲温度−40℃～+125℃で±0.05℃の精度、24ビット分解能、10SPSの更新レート。
部品選定:
- センサー：PT100 RTD、Class A（基本精度0.15℃）
- ADC：24ビットΣ-Δ ADS124S08（TI）、ENOB 21.7ビット（20SPS時）、INL ±0.0015％
- リファレンス：REF5050（TI）、3ppm/℃ドリフト、3µVppノイズ
- アンプ：OPAx388ゼロドリフトオペアンプ、0.1µV/℃ドリフト、7nV/√Hzノイズ
- フィルタ：2次パッシブRC、1Hzコーナー周波数
シグナルチェーン性能:
- システム総ノイズ（RTI）：1.2µV RMS
- 温度分解能：0.003℃（1mA励起時に1.2µV / 0.385Ω/℃から算出）
- −40℃～+125℃での測定精度：±0.038℃（±0.05℃の目標を上回る）
- 1,000時間後の長期ドリフト：+0.008℃（主にリファレンスの経年劣化による）
調達戦略: すべてのクリティカルなシグナルチェーンICは、独立したバッチテストを行う検証済み代理店を通じて調達されました。電圧リファレンス（REF5050）は個別の温度ドリフト特性評価を受け、<2ppm/℃の性能を持つユニットが選択され、最悪ケースの誤差バジェットが40％改善されました。
主な教訓: 電圧リファレンスとアンプの選択は、ADCの分解能よりも最終精度に大きな影響を及ぼしました。10ppm/℃のリファレンスを持つ24ビットADCから、3ppm/℃のリファレンスを持つ24ビットADCに変更することで、達成可能な精度が±0.12℃から±0.038℃に改善され、部品選定だけで3倍の改善となりました。
高度なシグナルチェーン設計の考慮事項
差動方式 vs. シングルエンド方式
精密測定では、差動シグナルチェーンがシングルエンド設計に比べて大きな利点を提供します。
| パラメータ | シングルエンド | 差動 | 改善係数 |
|---|---|---|---|
| 同相ノイズ除去 | なし | 高（CMRRに依存） | 60～120dB |
| 同一電源での信号振幅 | 0V～VREF | −VREF～+VREF | 同一電源で2倍の振幅 |
| 第2高調波除去 | 低 | 高 | 10～20dBの改善 |
| グランドバウンス耐性 | 低 | 高 | グランドインピーダンスに依存 |
| PCBトレース数 | 1信号＋GND | 2信号 | 2倍のトレース |
| ADC入力の複雑さ | 低い | 高い（差動ドライバが必要） | — |
精密測定に差動方式が好まれる理由: 差動入力の同相除去は、両方の信号線に等しく結合されるノイズ（50/60Hzの電源ハム、スイッチング電源リップル、デジタルクロストークを含む）を除去します。1mV未満の分解能の測定では、シールドされた温度制御エンクロージャ内で測定が行われない限り、差動信号は事実上必須です。
ADC最適化のための入力ドライバ設計
ADC入力ドライバ（通常はオペアンプまたは計装アンプ）は、3つの相反する要件を満たす必要があります。
-
セトリングタイム: ドライバ出力は、ADCの取得時間内に最終値の0.5LSB以内に安定する必要があります。500nsの取得ウィンドウで1MSPSの16ビットADCの場合、500ns以内に76µV（10Vレンジの0.5LSB）以内に安定することを意味します。
-
ノイズフィルタリング: ドライバの帯域幅は、ADCサンプリングプロセスを通じて帯域外ノイズが測定帯域に折り返されるのを防ぐために制限されるべきです。
-
駆動能力: ドライバは、スルーレートの制限なしに、取得ウィンドウ内でADCのサンプリングコンデンサ（通常5～50pF）を充放電する必要があります。
ドライバ設計式: 特定のADCセトリング要件に対する必要なドライバ帯域幅は次のとおりです。
BW_Driver > ln(2^(N+1)) / (2π × t_ACQ)
ここで：
- N = ADC分解能（ビット）
- t_ACQ = ADC取得時間（秒）
500nsの取得時間の16ビットADCの場合：BW_Driver > ln(2^17) / (2π × 500×10^-9) = 3.75MHz
これが、信号帯域幅から示唆されるよりも高速なオペアンプが精密ADCにしばしば必要とされる理由を説明しています。オペアンプは信号帯域幅を通過させるだけでなく、ADCのために高速にセトリングする必要があります。
高性能シグナルチェーンのレイアウトガイドライン
グランディング戦略:
- レイヤー2（部品レイヤーの真下）にソリッドで分割されていないグランドプレーンを使用
- 必要がある場合のみ、グランドプレーンをアナログセクションとデジタルセクションに分割 — 最新の高分解能ADCは、注意深い部品配置により単一のグランドプレーンでミックスドシグナルをうまく処理できる
- 分割プレーンを使用する場合は、ADCの下で3～5mm幅の狭いブリッジで接続
電源デカップリング:
- 各ICの電源ピンに0.1µFと10µFのコンデンサを配置
- 低ESRのセラミックコンデンサ（X7RまたはC0G誘電体）を使用
- デカップリングコンデンサのループ面積を可能な限り小さく — グランドプレーンに直接ビア
- アナログ電源レールにはフェライトビーズ分離を検討（標準で100MHzで100Ω）
信号配線:
- アナログ信号トレースは可能な限り短く（50mm未満推奨）
- 90度コーナーを避け、45度または曲線トレースを使用
- 差動信号ペアはマッチド長で配線（±1mm以内）
- アナログ信号とデジタルトレースは少なくともトレース幅の5倍離して配置
- 高速デジタル信号（クロック、SPI、I²C）をアナログトレースと並行して配線しない
長期精度のためのキャリブレーション戦略
システムレベルのキャリブレーションは3つの誤差要因を補償します。
- ADC、リファレンス、およびアンプの初期オフセットとゲイン誤差
- 動作範囲全体の温度ドリフト
- 部品の長期経年劣化（通常は電圧リファレンスが支配的）
キャリブレーション方法の比較:
| 方法 | 精度改善 | 複雑さ | 頻度 | コスト影響 |
|---|---|---|---|---|
| シングルポイントオフセット | DCオフセットを除去 | 非常に低い | 測定ごと | 最小限 |
| ツーポイントゲイン＋オフセット | オフセット＋ゲイン誤差を除去 | 低 | 電源投入ごと | 最小限 |
| マルチポイント線形化 | INL誤差を補正 | 中程度 | 工場キャリブレーション | 中程度 |
| 温度補償 | 温度全体のドリフトを補正 | 高い | 継続的 | 中～高 |
| 自動キャリブレーション（内蔵） | 継続的に自己補正 | 非常に高い | 継続的 | 高い（精密内部リファレンスが必要） |
| 外部精密キャリブレーション | 完全なシステム特性評価 | 中程度 | 定期的（6～12ヶ月） | サービス費用 |
FAQ
Q1：精密シグナルチェーンADCの最も重要な仕様は何ですか？
ENOB（実効ビット数）は、ADC内のすべてのノイズ源を考慮するため、最も情報価値の高い単一の仕様です。ENOBが19ビットの24ビットADCは、19ビット分の使用可能なダイナミックレンジしか提供しません。使用するサンプリングレートと入力周波数でのENOBを常に指定してください。
Q2：Σ-ΔとSAR ADCのどちらを選択すべきですか？
DC精度が最も重要な高分解能（20～32ビット）、低速（<10kSPS）のアプリケーションにはΣ-Δを使用します。良好なAC性能を必要とする中程度の分解能（12～18ビット）、中～高速（100kSPS～10MSPS）のアプリケーションにはSARを使用します。SAR ADCにはレイテンシ（サンプルから出力までの遅延）がないため、マルチプレクスおよび制御ループアプリケーションに適しています。
Q3：精密ADCが指定された分解能を達成できないのはなぜですか？
一般的な原因は以下の通りです。（1）電圧リファレンスノイズがADCの量子化ノイズフロアを超えている、（2）ADC入力ドライバのセトリング時間が不十分、（3）不十分なデカップリングによる電源ノイズの結合、（4）アナログセクションとデジタルセクション間のグランドループ、（5）ADC入力ピン間のPCBリーク電流（特に高湿度環境）。
Q4：SNRと分解能の関係はどのようなものですか？
6.02dBのSNR改善ごとに、1ビットの追加分解能に相当します。96dB SNRの16ビットADCは16ビットの性能を提供します。80dB SNRしかない16ビットADCは、約13.3ビットの実効分解能しか提供しません（80dB / 6.02dB/ビット）。
Q5：精密シグナルチェーンPCBはどのようにレイアウトすべきですか？
アナログとデジタルのグランドプレーンを分離し、単一点（通常はADCのグランドパッド）で接続します。アナログ信号をデジタルトレースやスイッチング電源から離して配線します。アナログ電源にはデジタル電源からフェライトビーズ分離された専用電源プレーンを使用します。各ICの電源ピンから2mm以内にデカップリングコンデンサを配置します。隣接層のアナログ部品の下や近くに高速デジタルトレースを配線しないでください。
Q6：温度はシグナルチェーンの精度にどのような影響を与えますか？
温度はシグナルチェーンのすべての部品に影響します。電圧リファレンスのドリフト（1～100ppm/℃）、オペアンプのオフセットドリフト（0.1～10µV/℃）、ADCのオフセットおよびゲインドリフト（1～50ppm/℃）、パッシブ部品のドリフト（抵抗25～100ppm/℃、コンデンサ30～200ppm/℃）などです。総ドリフトが±100ppm/℃のシステムは、40℃の温度変化で±0.8％の誤差が生じ、精密アプリケーションでは許容できません。整合した温度係数を持つ部品を使用し、温度補償またはキャリブレーションを検討してください。
Q7：シグナルチェーンをESDおよび過電圧から保護するにはどうすればよいですか？
ESD保護のためには、入力コネクタに低容量（<5pF）のTVSダイオードを使用します。過電圧保護には、ショットキーダイオードクランプと直列抵抗（1～10kΩ）を電源レールに組み合わせて使用します。±15V未満で動作する精密シグナルチェーンは、損傷なく±40Vの入力を耐えられる統合過電圧保護アンプの恩恵を受けます。
Q8：シグナルチェーンにおけるデジタル絶縁の役割は何ですか？
ガルバニック絶縁は、センサー／アナログセクションとデジタル処理セクション間のグランドループを防ぎます。グランド電位差が100Vを超える可能性がある産業環境では、絶縁が必須です。絶縁ADC（統合絶縁付き）を使用するか、ADCのデジタル出力とマイクロコントローラの間に外部デジタルアイソレータ（TI ISO7741やADI ADuM1401など）を追加します。
Tags: シグナルチェーンIC, 精密ADC, DAC選定, 電圧リファレンス, オペアンプ, 信号調整, A/D変換器, 精密測定, ノイズバジェッティング, 電子試験機器